HFSS高频过孔仿真优化（二）

impedance

上面的内容请浏览http://forum.vibunion.com/thread-148244-1-1.html

　　3TDR原理解释
　　描述一个信号一般可以从频域和时域两个方面进行说明。在频域中而言，一般用的最多的为S参数分析方法，在时域中用的最多的是阻抗分析方法。上述分析从频率进行了对比，下述分析将在从阻抗角度进行解释说明。在进行说明之前，先简要解释下TDR原理。
　　评价频率响应的最普通的方法是在频域中解Maxwell 方程。这个过程能够把系统所有的物理和电气特性都考虑进去，包括传输线。因而已经有很多基于此原理的测量方法来帮助电气工程师分析信号完整性。当和其他测试方法比较时，时域反射(TDR： Time Domain Reflector)可以提供更加直观观察DUT的特性。TDR 使用阶跃信号发生仪和示波器，在被测得传输线上发送一个快速的上升沿，再特定的点上用示波器观察反射电压波形。这种技术可以测出传输线得特性阻抗，并显示出每个阻抗不连续点的位置和特性(阻抗、感抗和容抗)。所有这些信息都是示波器上实时显示。相对于其他技术，TDR能够给出更多的关于系统宽带相应的信息。

　　图8 TDR仪器示意图

　　阶跃信号发生器向被测系统产生一个正向的阶跃信号。该信号沿着传输线向前传输。如果负载组抗等于传输线的特性阻抗，将没有信号反射，示波器上能看到的只有发送的阶跃信号。假如负载存在失配，将有部分的输入信号被反射，示波器上将出现反射信号和输入信号的叠加。图2 是一个传输线的测试波形，由此可以看出，对于非连续的阻抗，示波器对应位置将出现变化的波形，由此我们就能够分析每个中断点的特性。

　　实际上，任何测试系统都只能具有有限的测量带宽(频域上)，即等效于低通滤波器。与之相应， 系统在时域上具有有限的上升时间或响应速度。如果 TDR 测试系统的响应过慢，则 DUT 的阻抗不连续特性可能被掩盖，甚至是无法分辨。


　　图9 TDR系统分辨率说明

　　通常阶越信号经过两个相邻的阻抗不连续点之间的时间大于TDR测试系统的上升时间(Trsystem)的二分之一，则这两个阻抗不连续点是可以被此TDR系统分辨的，但一般为了更好的分辨阻抗的不连续点，要求被测器件长度大于解析度的2倍。因此，不可否认，激励阶越信号的上升沿快慢对于 TDR 的时间分辨率测量非常关键。

　　在HFSS中，被测器件可分辨长度由下面决定：

　　F为设置中的最高扫频，C为相应介质中的传播速度。按照一般F=0.35/Tr(考虑信号最高带宽为5倍的信号频率即可，Tr时间为7%的信号周期)，考虑介电常数Er=4，假设在FR4中的传播速度为V，则Δx=V/2Fmax=V*Tr/0.35/2=1.4V*Tr
　　相对于一般V*Tr的被测器件长度，HFSS中要求的被测器件长度要求严格一些。但若假设Tr时间为10%的信号周期，F=0.5/Tr，则Δx=V/2Fmax=V*Tr/0.5/2=V*Tr，与经验要求一致。

　　4单端信号过孔TDR阻抗仿真

　　基于以上分析，现在来看过孔仿真中对应的TDR阻抗。

　　图10 仿真模型结构示意图


　　图11 port1端TDR阻抗


　　根据前面的分析可以得到，在阶跃信号上升时间段内其阻抗是不准确的，实际不准确的阻抗时间为更长一些。在仿真过程中，通过HFSS的去嵌功能将传输线增加了100mil，该段阻抗对应TDR时间轴为0到m2之间，长度为2倍的传输时间延迟27ps(信号一去一回总共走了两倍线长间距，如果按5.6mil/ps的速度去计算的话100mil的传输时延为17.8ps，由于信号在top层，部分电磁场在空气中，导致信号速率是大于5.6mil/ps，故传输时延减小)。紧接着m2之后有一个小的凸起，走线在过孔反焊盘处，参考层被挖空导致阻抗变大;然后是过孔焊盘与参考层和地过孔之间形成电容，导致阻抗减小(m3);由于中间两层的层间距较长，信号过孔壁形成电容减小，导致过孔的阻抗偏高(m4)。时间越长，由于阻抗不连续性次数增加，多次反射导致越往后阻抗的细节越难分别，因此，越往后TDR阻抗越不准确。由于仿真过孔的结构是对称的，尝试从另一端进行TDR分析如下：


　　图12 port2端TDR阻抗

　　通过对比图11和图12可以发现，由于整个过孔的两端是完全对称的，Port1和Port2打进去的TDR阻抗也是一样的。对于不连续太多的结构而言，可以尝试从两边打TDR进行分析，可以得到比较准确的结构。

　　综合上述两图中也可以看出，过孔中心点应该在50ps处，过孔起始点在30ps处，故信号在过孔中走完一半距离需要10ps(一来一回供20ps)，信号走完全部过孔需要20ps，而过孔的长度为64mil，理论计算值为10ps左右，因此过孔由于容性效应会导致时延增加，本叠层传输时延值约为20ps左右。如下表经验公式计算：

　　图14 过孔引起传输时延的结算结构


　　根据图14结算结果，仿真值和经验计算值能够较好的拟合。传输时延可以较好拟合，但HFSS的TDR阻抗仿真是否准确?理论来讲，HFSS进行全三维的仿真阻抗应该很准确，由于过孔阻抗较难计算，考虑传输线的仿真阻抗来和polar软件(PCB供应商一般都用该软件计算，计算结果准确)进行对比。如下为polar软件计算同样结构传输线的结果：

　　图15 Polar软件阻抗结算结果

　　Polar软件计算的结果为64.98欧，HFSS仿真结果为64.68欧姆，两者区别仅有0.4%，可见，HFSS的TDR阻抗仿真结果可信度是较高的。

　　基于以上分析，现在再来对比下地过孔距离信号过孔不同长度的情况下TDR阻抗仿真的对比结果：

　　图16 地过孔距离信号过孔不同长度TDR仿真结果

　　如上图所示，到过孔焊盘附近为止，阻抗其实差别不大。一般而言，过孔电感仅仅只和过孔钻孔孔径和过孔长度有关，可以认为仿真中过孔的电感是不变的。而随着地过孔的距离变远，过孔的寄生电容将变大。按一阶传输线模型，阻抗与电感成正比，电容成反比。故随着地过孔距离信号过孔长度的增加，阻抗变大。而阻抗不匹配程度的加深，导致频域中插入损耗增大。

　　上述分别从过孔的频域和时域上对反焊盘尺寸、内层焊盘和地过孔距离等影响因素进行了说明，时域分析和频域分析是相互印证的。


转自：http://mp.weixin.qq.com/s?__biz= ... q3Iz8L2htHZsM8xv#rd